## ZESZYTY NAUKOWE POLITECHNIKI RZESZOWSKIEJ 289, Elektrotechnika 33 RUTJEE, z. 33, styczeń-grudzień 2013, s. 31-40

Tomasz BINKOWSKI<sup>1</sup>

# MODEL RT (CZASU RZECZYWISTEGO) TRÓJGAŁĘZIOWEGO FALOWNIKA NAPIĘCIA

Artykuł przedstawia ideę cyfrowego modelu trójfazowego, trójgałęziowego falownika napięcia działającego w czasie rzeczywistym. Celem stworzenia modelu RT falownika jest wykonanie platformy badawczej zaawansowanych metod sterowania falownikiem bez konieczności przeprowadzania wstępnych badań laboratoryjnych. Wykorzystanie do realizacji celu badań układów logiki programowalnej umożliwia testowanie algorytmów sterowania falownikiem w tym samym urządzeniu sterującym poprzez równoległą pracę z modelem czasu rzeczywistego falownika. Układem logicznym, wykorzystanym w badaniach, był układ typu FPGA wyprodukowany przez firmę Altera o oznaczeniu EP3C40, który poprzez specyficzną konfigurację umożliwia realizację funkcji cyfrowych w sposób odmienny od działania większości jednostek obliczeniowych. Realizując model falownika wykorzystano nie tylko sekwencyjny sposób przetwarzania informacji, ale także równoległe wyznaczanie odpowiedzi wybranych bloków logicznych. Opracowany model falownika poddano badaniom posługując się narzędziami dostępnymi w oprogramowaniu Quartus II. Zarejestrowane przebiegi napięć falownika dla dwóch metod modulacji przedstawiono w artykule jako element weryfikacji poprawnego działania modelu. Wyznaczone podczas badań przebiegi są przebiegami napięć fazowych i międzyfazowych falownika sterowanego półokresowo i wykorzystując modulacje naturalna. Przeanalizowano zarówno prace łaczników w zakresie statycznym jak i dynamicznym. Stan statyczny odnosił się do realizacji zdeterminowanego stanu falownika, podczas którego wyznaczane były wartości napięć fazowych i międzyfazowych. Stan dynamiczny obserwowano podczas zmiany stanów statycznych dla różnych typów modeli stanu przejściowego. Wykonany model falownika umożliwia szybką weryfikację algorytmu sterującego pod kątem poprawności działania bez konieczności wykonywania testów laboratoryjnych, które w przypadku awarii lub błędu mogą kończyć się często kosztownymi naprawami.

Słowa kluczowe: testowanie, układ programowalny, FPGA, prototypowanie, dynamika

<sup>&</sup>lt;sup>1</sup> Tomasz Binkowski, Politechnika Rzeszowska, Katedra Energoelektroniki i Elektroenergetyki, ul. W. Pola 2, 35-959 Rzeszów, tel.: 17 865 1974, tbinkow@prz.edu.pl

## 1. Model falownika napięcia

#### 1.1. Wprowadzenie

Obserwowany w ostatnich latach ekspansywny rozwój technologiczny w zakresie przetwarzania informacji coraz silniej oddziałuje na obszar przetwarzania energii elektrycznej. Oddziaływanie to obserwowane jest w zakresie sterowania przekształtnikami energii, (umożliwiając wykonywanie złożonych algorytmów), oraz w zakresie półprzewodnikowych przyrządów mocy przełączających węzły o dużych różnicach potencjału z dotychczas niemożliwymi w realizacji częstotliwościami. Jednym z powszechnie stosowanych przekształtników energoelektronicznych jest falownik napięcia z trzema gałęziami (rys. 1). Umożliwia on przetwarzanie energii źródła napięcia stałego na energię układu trójfazowego o zmiennych napieciach, zależnych od przebiegów funkcji modulujacych sygnały sterujące łącznikami trzech gałęzi. Jego powszechność jest uwarunkowana przede wszystkim występowaniem w znacznej większości odbiorników trójfazowych, trójprzewodowych w przemyśle, a coraz częściej także w gospodarstwach domowych. Wytwarzanie napieć zmiennych w falowniku napięcia wymaga istnienia źródła napięcia stałego. Źródło to może być dostępne w postaci akumulatora lub wytworzone z źródła napięcia zmiennego, np. jednofazowego, poprzez wyprostowanie go w prostowniku [1-3].



Rys. 1. Topologia trójgałęziowego falownika napięcia Fig. 1. The 3-bridge voltage inverter topology

Falownik napięcia sterowany może być na wiele sposobów, zależnych od tego jakie są wymagania dotyczące zasilanego odbiornika, a także od jakości napięcia stałego będącego źródłem energii. W przypadku, gdy napięcie obwodu pośredniczącego DC charakteryzuje się występowaniem tętnień, niektóre odbiorniki wymagają bieżącej korekty wzmocnienia minimalizującego pasożytnicze zmiany nimi wywołane. Wymusza to opracowywanie nowych algorytmów sterujących, których testy mogą kończyć się niepowodzeniem. W zależności od

wartości napięć i prądów niepowodzenia te mogą generować znaczne koszty wywołane awariami i mogą sprawiać wiele zagrożeń. Minimalizacja kosztów badań sprawia, że zasadnym jest wykonanie testów nowych algorytmów nie na drogim sprzecie elektrycznym, a na symulatorze. Ponadto badania te beda wiarygodne jedynie wtedy, gdy model będzie pracował w czasie rzeczywistym wraz z oprogramowaniem sterującym. Wymóg ten można spełnić wykorzystując do sterowania szybkie układy cyfrowe, które jednocześnie będą realizowały model cyfrowy przekształtnika wraz z obciażeniem. Aby można było powiedzieć, że model falownika jest modelem czasu rzeczywistego, musi być on realizowany w czasach znacznie krótszych od stałych czasowych układu sterującego. Wymagania te spełnić mogą te układy, które potrafią przetwarzać informację równolegle. Przy złożonych algorytmach sterujących, wymagających dużych mocy obliczeniowych, przetwarzanie sekwencyjne może być niewystarczające. Dlatego przyjęto do realizacji funkcji sterujących i realizacji modelu falownika napięcia układ programowalny FPGA EP3C40, który coraz częściej jest wykorzystywany do tworzenia nowoczesnych sterowników przekształtników energoelektronicznych [1-4].

### 1.2. Koncepcja modelu falownika

Realizacja cyfrowego modelu falownika napięcia wymaga wyznaczenia wielkości go opisujących w każdym stanie statycznym sygnału sterującego łącznikami półprzewodnikowymi oraz przy każdej jego zmianie. Sygnał sterujący łącznikami pochodzi od układu sterowania i determinuje przewodzenie lub nieprzewodzenie każdego z sześciu łączników przekształtnika. W falowniku napięcia występują trzy gałęzie, a ich topologia sprawia, że pomijając stany wywołujące zwarcie źródła, możliwych jest osiem różnych stanów. Stany te determinują występowanie konkretnych wartości napięć fazowych i międzyfazowych. Wartości tych napięć pokazano w tabeli 1. Chcąc zrealizować model statyczny falownika wystarczy komutować odpowiednią wartość napięcia w funkcji sygnału sterującego. W przypadku modelowania stanów dynamicznych odpowiednie przebiegi napięć, (w zależności od modelu stanu przejściowego), należy komutować do wyjść reprezentujących napięcia fazowe przy każdej zmianie sygnału sterującego. W układzie cyfrowym muszą to być układy reagujące na zbocza sygnałów.

Stan każdej z trzech gałęzi przekształtnika opisywany jest odpowiednim sygnałem  $S_x$ , gdzie x=A, B, C jest indeksem identyfikującym fazę odbiornika. Sygnał ten o wartości "1" przyjęto dla sytuacji, gdy odpowiednia faza obciążenie podłączona jest do szyny dodatniej źródła napięcia stałego. Przeciwny stan identyfikuje podłączenie fazy obciążenia do szyny ujemnej obwodu pośredniczącego.

Stan gałęzi falownika S <sub>C</sub> ,S <sub>B</sub> ,S <sub>A</sub>	U <sub>A</sub>	U <sub>B</sub>	U <sub>C</sub>	U <sub>AB</sub>	U <sub>BC</sub>	U <sub>CA</sub>
0,0,0	0	0	0	0	0	0
0,0,1	1/3U <sub>d</sub>	-2/3U <sub>d</sub>	1/3U <sub>d</sub>	U <sub>d</sub>	- U <sub>d</sub>	0
0,1,0	1/3U <sub>d</sub>	1/3U <sub>d</sub>	-2/3U <sub>d</sub>	0	U <sub>d</sub>	- U <sub>d</sub>
0,1,1	2/3U <sub>d</sub>	-1/3U <sub>d</sub>	-1/3U <sub>d</sub>	U <sub>d</sub>	0	- U <sub>d</sub>
1,0,0	-1/3U <sub>d</sub>	2/3U <sub>d</sub>	-1/3U <sub>d</sub>	-U <sub>d</sub>	U <sub>d</sub>	0
1,0,1	-1/3U <sub>d</sub>	-1/3U <sub>d</sub>	2/3U <sub>d</sub>	0	- U <sub>d</sub>	U <sub>d</sub>
1,1,0	-2/3U <sub>d</sub>	1/3U <sub>d</sub>	1/3U <sub>d</sub>	-U <sub>d</sub>	0	U <sub>d</sub>
1,1,1	0	0	0	0	0	0

Tabela 1. Stany falownika i wartości napięć Table 1. Inverter states and voltages

## 1.3. Realizacja cyfrowa modelu trójgałęziowego falownika napięcia

Przyjęta koncepcja cyfrowego modelu trójgałęziowego falownika napięcia wymaga realizacji dwóch grup bloków funkcjonalnych. Pierwsza grupa ma za zadanie wyznaczenie napięć fazowych i międzyfazowych falownika w stanie statycznym. Działanie tej grupy wymuszane jest wartością stanu sygnału sterującego. Druga grupa ma generować odpowiedź falownika w sanie dynamicznym. Ta z kolei grupa bloków funkcjonalnych wyzwalana jest zboczami sygnału sterującego. W konsekwencji odpowiedź w postaci chwilowej wartości napięć wyjściowych jest efektem alternatywy logicznej obydwu rodzajów bloków.

#### 1.3.1. Stan statyczny

Stan statyczny w postaci wartości odpowiedniego napięcia fazowego lub międzyfazowego wyznaczany jest w funkcji stanu sygnału sterującego. Zależność tę ilustruje tabela 1. Najprostszym modelem cyfrowym falownika napięcia jest cyfrowy układ komutacyjny w postaci multipleksera grupowego (Rys.2). Multiplekser grupowy, w odróżnieniu od multipleksera konwencjonalnego, odróżnia się możliwością jednoczesnego przełączania jednego z wielobitowych wejść w funkcji podanego adresu. Układy tego rodzaju są układami kombinacyjnymi, co w przypadku przełączania wielobitowych słów z bardzo dużą częstotliwością może skutkować przekłamaniami wyjścia. Przekłamania te wynikają z czasów propagacji sygnału wewnątrz struktury multipleksera grupowego. Unikniecie tego typu sytuacji wiąże się z koniecznością wprowadzenia sygnału taktującego pracą bloku funkcjonalnego. Pełny model napięć wyjściowych falownika składa się z sześciu multiplekserów grupowych. Trzy z nich realizują model trzech napięć fazowych falownika.



Rys. 2. Cyfrowy model wybranych napięć falownika napięcia Fig. 2. Digital model of selected voltages for voltage inverter

W oparciu o napięcia fazowe na wyjściu modelu falownika możliwe jest obliczenie prądów obciążenia. Wymaga to znajomości modelu cyfrowego obciążenia. Model obciążenia nie jest opisywany w artykule. Do testów przyjęto najprostszą postać obciążenia o charakterze rezystancyjno indukcyjnym.

#### 1.3.2. Stan dynamiczny

Stan dynamiczny modelu falownika rozumiany jest jako stan przejściowy napięć wyjściowych wytworzony poprzez specjalizowane bloki cyfrowe. Bloki te wyzwalane są zmianą sygnału sterującego i realizują jeden z trzech rodzajów modelu stanu przejściowego. Pierwszy model dotyczy aproksymacji funkcji napięcia w postaci natychmiastowej zmiany jego wartości. Jest to odpowiednik komutacji natychmiastowej. Drugi rodzaj modelu aproksymuje stan przejściowy funkcją liniową. Trzeci model przyjmuje w stanie dynamicznym dowolny przebieg napięcia, którego kształt zapisany jest w pamięci typu ROM. Model ten jest najdokładniejszy ze względu na możliwość wprowadzenia dyskretnych wartości zarejestrowanego, rzeczywistego kształtu napięcia w stanie dynamicznym. Strukturę wejść i wyjść bloku odpowiedzialnego za stan dynamiczny pokazano na rysunku 3.



Rys. 3. Cyfrowy model stanu dynamicznego falownika napięcia Fig. 3. Digital model of dynamics for voltage inverter

Moduł realizujący odpowiedź modelu falownika w stanie dynamicznym generuje przebiegi napięć wyjściowych w oparciu o napięcia stanu statycznego w poprzednim takcie przebiegu zegarowego i bieżącej zmiany sygnału sterującego. W oparciu o te informacje generowane są napięcia wyjściowe opóźnione o zadaną wewnątrz bloku wartość opóźnienia, o kształcie zależnym od sygnału konfiguracyjnego *com\_type*. Sygnał ten podawany jest zewnętrznie jako stan dwóch przełączników. Dla wartości sygnału *com\_type*="00" realizowana jest komutacja natychmiastowa z zerową wartością opóźnienia, dla *com\_type*="01" realizowana jest skokowa zmiana napięć z zadanym opóźnieniem, dla *com\_type*="10" realizowana jest liniowa zmiana napięć z zadanym opóźnieniem, natomiast dla *com\_type*="11" realizowana jest zadana w pamięci ROM zmiana napięć z zadanym opóźnieniem.

### 2. Badania laboratoryjne

Badania laboratoryjne cyfrowego modelu falownika napięcia wykonano poprzez skompilowanie wykonanego w programie Quartus II projektu i skonfigurowanie układu programowalnego FPGA EP3C40 osadzonego w płycie głównej DBMC3v.1.04. Weryfikacja laboratoryjna modelu falownika polegała na zarejestrowaniu wybranych przebiegów napięć fazowych i międzyfazowych generowanych w czasie rzeczywistym, przy jednoczesnej syntezie sygnałów sterujących. Testy przeprowadzono dla sterowania półokresowego i modulacji naturalnej z sinusoidalnymi przebiegami modulującymi. Zarejestrowane narzędziem SignalTapII wewnętrzne sygnały układu FPGA w postaci zamodelowanych napięć fazowego (pin\_Ua) i międzyfazowego (pin\_Uab) oraz sygnału sterującego (pin\_control) dla sterowania półokresowego pokazano na rysunku 4.

Туре	Alias	Name	-256		-12	8 .	ç	)		128	20103	2	256			384	
•		⊞ pin_Ua	7		ئے		L			~	L	لے		~_	L	_	
1		⊞- pin_Uab	L		4		٦				1				1		
1		⊡ pin_control	3h	2h 6ł	1 4h	5h   1h   3h	1 2h	6h 4h	5h 1	h 3h	2h   6h	4h	5h	1h 3ł	1 2h	6h	4
		pin_control[0]									1		-		L		
		— pin_control[1]					1										L
		pin_control[2]															-

Rys. 4. Wyjście cyfrowego modelu napięć falownika i sygnał sterujący dla sterowania półokresowego

Fig. 4. Output	of the digital	voltage con	nverter mode	l and contro	l signal foi	r half-period	control
method							

W oparciu o uzyskane z modelu napięć fazowych falownika napięcia można obliczyć (również w czasie rzeczywistym) wartości prądów obciążenia. Podczas przeprowadzonych badań laboratoryjnych ograniczono się do modelu obciążenia o charakterze RL. Obciążenie to aproksymowano metodą prostokątów. Przykładowy przebieg prądu obliczonego w czasie rzeczywistym dla metody modulacji naturalnej pokazano na rysunku 5.



Rys. 5. Przebieg zamodelowanego prądu obciążenia dla metody modulacji sinusoidalnej Fig. 5. Process of estimated current load for the sine modulation method

Sprawdzenie działania modelu falownika w stanach dynamicznych przeprowadzono stosując tę samą metodologię, co w przypadku badań stanów statycznych. Obserwacja zamodelowanych napięć falownika w przypadku zmiany stanu sygnału sterującego wymagała rekonfiguracji narzędzia SignalTapII poprzez ustalenie specyficznego sposobu wyzwalania procesu rejestracji i zmiany wielkości pamięci potrzebnej do przechowywania zapamiętanych danych. Przebadano trzy możliwe sposoby aproksymacji stanu przejściowego. Na rysunku 6. pokazano zamodelowany proces załączania (rys. 6.a) i wyłączania (rys. 6.b) łącznika dla gałęzi "A" falownika w przypadku aproksymacji skokowej z opóźnieniem  $t_d$  i  $t_s$ .



Rys. 6. Proces załączania (a) i wyłączania (b) gałęzi falownika dla aproksymacji skokowej z opóźnieniem, gdzie pin\_UA - obliczone napięcie bez opóźnienia , pin\_UA\_ - obliczone napięcie uwzględniające opóźnienie

Fig. 6. The process of switching on (a) and off (b) branches of the inverter for a zero time approximation with a delay, where pin\_UA-calculated voltage without delay, pin\_UA\_-calculated voltage taking into account voltage delay

Inny model stanu dynamicznego falownika uwzględnia, oprócz uwzględnienia opóźnień związanych z włączaniem łączników i czasu magazynowania, czasy narastania  $t_r$  i opadania  $t_f$  napięć wyjściowych. Rozważono dwa modele procesu narastania i opadania napięć. Wyniki badań dla pierwszego z nich pokazano na rysunku 7. Aproksymuje on fazę zmiany napięcia w sposób liniowy.



Rys. 7. Proces załączania (a) i wyłączania (b) gałęzi falownika dla aproksymacji liniowej z opóźnieniem, gdzie pin\_UA - obliczone napięcie bez opóźnienia , pin\_UA\_ - obliczone napięcie uwzględniające opóźnienie i liniową jego zmianę

Fig. 7. The process of switching on (a) and off (b) branches of the inverter for a linear approximation with a delay, where pin\_UA-calculated voltage without delay, pin\_UA\_-calculated voltage taking into account voltage delay and linear range

Najdokładniejsze odwzorowanie stanów przejściowych w modelu falownika uzyskuje się dla trzeciego typu aproksymacji procesu włączania i wyłączania łączników. Kształt napięcia w stanie przejściowym pobierany jest z pamięci typu ROM. W związku z tym może ona zawierać teoretyczny przebieg lub przebieg

rzeczywisty będący wynikiem rejestracji stanu przejściowego w rzeczywistym układzie. Przykładowe procesy przejściowe uzyskane z modelu pokazano na rysunku 8.



Rys. 8. Proces załączania (a) i wyłączania (b) gałęzi falownika dla aproksymacji z pamięci z opóźnieniem, gdzie pin\_UA - obliczone napięcie bez opóźnienia , pin\_UA\_ - obliczone napięcie uwzględniające opóźnienie i jego zmianę

Fig. 8. The process of switching on (a) and off (b) branches of the inverter for a memory approximation with a delay, where pin\_UA-calculated voltage without delay, pin\_UA\_- calculated voltage taking into account voltage delay and its change

## 3. Wnioski

Opracowany cyfrowy model trójgałęziowego falownika napięcia został zweryfikowany laboratoryjnie. Stanowi on doskonale narzędzie w procesie tworzenia nowych algorytmów sterowania, bez konieczności prowadzenia kosztownych faz testowych na fizycznie działającym sprzęcie. Dodatkowym atutem jest tu możliwość uruchamiania i testowania nowego oprogramowania sterującego w tym samym układzie, w którym wykonywane są obliczenia modelu falownika. Pozytywnie zakończone badania wstępne z modelem działającym w czasie rzeczywistym mogą być w szybki i wygodny sposób przeniesione na układ laboratoryjny poprzez przekierowanie strumienia danych sterujących z modelu na fizyczne wyprowadzenia układu FPGA, do których podłączone są sterowniki łączników tranzystorowych. Ponadto dysponując modelem stanów przejściowych łączników, w zależności od potrzeb, można z założoną dokładnością oszacować straty łączeniowe w modelu laboratoryjnym.

## Literatura

- [1] Piróg St.: Energoelektronika. Układy o komutacji sieciowej i o komutacji twardej, Wydawnictwa AGH, Kraków 2006.
- [2] Binkowski T.: Modulatory w układach sterowania trójfazowego falownika napięcia, Wydawnictwo Sigma-Not SP. Z O.O., Przegląd Elektrotechniczny, z.2, s.6-8, 2007

- [3] Binkowski T., Ograniczanie składowych odkształcenia w napięciach wyjściowych trójfazowego falownika napięcia z zastosowaniem wnioskowania rozmytego, Konferencja Modelowanie i Symulacja MiS-4, 2006
- [4] Bose B. K.: Modern power electronics and AC drives. *Prentice Hall PTR*, 2002.

#### THE RT MODEL (REAL TIME) OF 3-BRANCHES VOLTAGE INVERTER

#### Summary

The article presents the idea of digital three-phase model of 3-branches voltage inverter, functioning in real time. The use of programmable logic systems research aims to allows you to test the inverter control algorithms in the same control device through the parallel work with real time model of inverter. Logical layout used in the research was the FPGA type produced by Altera of EP3C40. Inverter model is not only used in a sequential way, but also parallel determination of the answers of selected logical blocks. Developed inverter model has been tested using the tools available in the Auticle as part of the verification of the correct operation of the model.. Dynamic state is observed for a various types of models of the transition state. Inverter model made quick verification of the control algorithm for the correctness of the operations without having to perform laboratory tests, which can end with costly repairs.

Keywords: testing, programmable logic controllers, FPGA, prototyping, dynamics

DOI: 10.7862/re.2013.2

*Tekst złożono w redakcji:* lipiec 2013 *Przyjęto do druku:* grudzień 2013